T flip-flop
1. Kondisi [kembali]
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=don’t care.
2. Gambar Rangkaian[kembali]
3.Video Simulasi[kembali]
4.Prinsip Kerja[kembali]
Pada percobaan ini rangkaian dari T Flip Flop yang mana menggunakan J-K Flip-Flop yang kedua inputannya dihubungkan menjadi satu. Dapat dilihat bahwa B1 menuju ke kaki S dengan logika 1 sementara untuk B0 nya diganti menjadi clock sehingga kaki R tehubung ke clock. Dan untuk J-K itu terhubung ke VCC sumber sehingga juga berlogika 1, untuk B2 itu dalam kondisi don't care boleh terhubung boleh tidak. Output yang didapat pada rangkaian ini adalah Q=0 Q'=1 , sesuai dengan tabel kebenaran ini merupakan kondisi Reset yaitu diulang atau dihapus ke nol
Tidak ada komentar:
Posting Komentar