1. Kondisi [kembali]
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop dan output 4 bit.
2. Gambar Rangkaian [kembali]
3.Video Simulasi [kembali]
4.Prinsip Kerja [kembali]
Pada percobaan ini dimana kaki atas saklar sw-spdt terhubung ke vcc sumber dan kaki bawahnya terhubung ke ground. Untuk inputan dari R-S itu berasal dari saklar sw-sdpt yang berlogika 1.Untuk D-flip-flop yang pertama, clk dihubungkan ke sumber clock, untuk D itu dihubungkan ke Q' dan juga dihubungkan ke Clk pada rangkaian D-Flip Flip selanjutnya. Maka, dapat dilihat bahwa ouput yang keluar pada logicprobe itu berubah ubah atau toggle. Hal ini dikarenakan counter kan berfungsi mengeluarkan output berupa bit2 yang berubah2 setiap waktu. Selain itu, disebut asyncronous dikarenakan rangkaian flip-flip yang diawal saja yang dikendalikan oleh sinyal clock, sementara sinyal clock untuk flip-flop lainnya diambilkan dari masing2 flip-flop sebelumnya.
Tidak ada komentar:
Posting Komentar