1. Kondisi [kembali]
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=0, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care.
2. Gambar Rangkaian [kembali]
3.Video Simulasi [kembali]
4.Prinsip Kerja [kembali]
Pada rangkaian J-K Flip-Flop di dalamnya juga terdapat R-S Flip-Flop. Dapat dilihat bahwa input yang masuk pada R dan S berlogika 0 sehingga R-S Flip-Flop akan aktif dan R-S Flip-Flop bekerja pada aktif low , serta inputan yang masuk pada J clock dan K adalah don't care. Karena R dan S Flip-Flop bekerja pada aktif low maka mengakibatkan J dan K tidak aktif, sehingga apapun yang dilakukan pada input J dan K tidak akan mempengaruhi output dari rangkaian tersebut. Dapat terlihat pada output bahwasannya dengan input R=0 dan S=0 maka akan menghasilkan ouput Q=1 dan Q'=1 maka sesuai dengan tabel kebenaran kondisi ini disebut tetap atau tidak adanya perubahan.
Tidak ada komentar:
Posting Komentar