1. Jurnal [Kembali]
 |
| Percobaan 3A |
.jpeg) |
| Percobaan 3B |
2. Alat dan Bahan [Kembali]
Alat
a. Jumper
Gambar 1. Jumper
b.Panel DL 2203D c.Panel DL 2203C d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
Bahan
a. IC 74LS112 (JK filp flop)
Gambar 3. IC 74LS112
b. Power DC
Gambar 4. Power DC
c. Switch (SW-SPDT)
Gambar 5. Switch
d. Logicprobe atau LED
Gambar 5. Logic Probe
e. D Flip-Flop
Gambar 6. D Flip-Flop
3. Rangkaian [Kembali]
Bahan
a. IC 74LS112 (JK filp flop)
 |
| Gambar 6. D Flip-Flop |
 |
| Gambar Rangkaian Percobaan 3a |
 |
| Gambar Rangkaian Percobaan 3b |
4. Prinsip Kerja[kembali]
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.
IC 74192 PRESETTABLE BCD/DECADE UP/DOWN COUNTER
merupakan rangkaian counter up and down menggunakan , Ic ini mempunyai saudara yang berseri 74193, perbedaan kedua ic adalah jika 192 ia hanya akan mencacah nilai biner decade atau dari 0000 sampai 1001 dalam biner atau 0 sampai 9 dalam desimal, dengan kata lain ic ini merupakan pencacah modulo 10. Sedangkan untuk seri 193 ia akan melakukan pencacahan dari 0000 sampai 1111 atau 0 sampai 15 dalam bilangan desimal atau dengan kata lain ic ini adalah ic counter modulo 16.
Pada percobaan 3a dimana terdapat 8 buah saklar SW-SPDT yang kaki atasnya terhubung ke VCC sumber dan kaki bawahnya terhubung ke ground. Untuk output dari saklar SW-SPDT ini terhubung ke IC 74192 dan Ic 74193, sementara untuk output dari kedua IC ini terhubung ke logicprobe.
Pada percobaan 3b tidak jauh berbeda dari 3a dimana terdapat 8 buah saklar SW-SPDT yang kaki atasnya terhubung ke VCC sumber dan kaki bawahnya terhubung ke ground. Untuk saklar S1 dan S2 terhubung ke gerbang logika OR , dimana fungsi dari gerbang logika ini sendiri adalah ketika salah satu dari saklar S1 dan S2 memiliki logika yang berbeda maka sesuai dengan prinsip kerja gerbang OR yaitu penjumlahan maka dapat membuat output dari kedua saklar ini berubah menjadi logika 1 lalu selanjutnya output dari saklar SW-SPDT ini terhubung ke IC 74192 dan Ic 74193, sementara untuk output dari kedua IC ini terhubung ke logicprobe.
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.
IC 74192 PRESETTABLE BCD/DECADE UP/DOWN COUNTER
merupakan rangkaian counter up and down menggunakan , Ic ini mempunyai saudara yang berseri 74193, perbedaan kedua ic adalah jika 192 ia hanya akan mencacah nilai biner decade atau dari 0000 sampai 1001 dalam biner atau 0 sampai 9 dalam desimal, dengan kata lain ic ini merupakan pencacah modulo 10. Sedangkan untuk seri 193 ia akan melakukan pencacahan dari 0000 sampai 1111 atau 0 sampai 15 dalam bilangan desimal atau dengan kata lain ic ini adalah ic counter modulo 16.
Pada percobaan 3a dimana terdapat 8 buah saklar SW-SPDT yang kaki atasnya terhubung ke VCC sumber dan kaki bawahnya terhubung ke ground. Untuk output dari saklar SW-SPDT ini terhubung ke IC 74192 dan Ic 74193, sementara untuk output dari kedua IC ini terhubung ke logicprobe.
Pada percobaan 3b tidak jauh berbeda dari 3a dimana terdapat 8 buah saklar SW-SPDT yang kaki atasnya terhubung ke VCC sumber dan kaki bawahnya terhubung ke ground. Untuk saklar S1 dan S2 terhubung ke gerbang logika OR , dimana fungsi dari gerbang logika ini sendiri adalah ketika salah satu dari saklar S1 dan S2 memiliki logika yang berbeda maka sesuai dengan prinsip kerja gerbang OR yaitu penjumlahan maka dapat membuat output dari kedua saklar ini berubah menjadi logika 1 lalu selanjutnya output dari saklar SW-SPDT ini terhubung ke IC 74192 dan Ic 74193, sementara untuk output dari kedua IC ini terhubung ke logicprobe.
5. Video Percobaan[kembali]
6. Analisis[kembali]
1.Analisa output percobaan berdasarkan IC yang digunakan
Jawab :
Pada percobaan 3 yang merupakan counter sinkron terdapat 2 buah IC yang digunakan yaitu IC 74192 dan IC 74193. Output dari percobaan kedua IC ini sinkron terhadap inputan kedua IC.
2.Analisa hasil percobaan pada kondisi 3 dan 4
Jawab :
Pada percobaan 3A kondisi 3 terdapat switch S0,S1,S2,S3. S1 merupakan up, S2 merupakan down dan S3 adalah load. Semua swtich yang ada tidak aktif serta memiliki hasil output kiri dan bukan counter serta output kanannya on bukan counter. Pada kondisi 4 beban dan downnya aktif dimana karena clock berada di up maka output kiri dan kanannya counter up.
3.Apa pengaruh gerbang OR pada rangkaian
Jawab :
Sesuai dengan tabel kebenaran dari gerbang OR yaitu penjumlahan, maka diperlukanlah gerbang OR dimana pada saat salah satu switch s1 atau s2 memiliki logika yang berbeda maka dengan adanya gerbang OR dapat membuat kedua switch ini berlogika 1. Sehingga clock tidak berfungsi dan menghasilkan output tetap.
Tidak ada komentar:
Posting Komentar