1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
Alat
a. Jumper
Gambar 1. Jumper
b.Panel DL 2203D c.Panel DL 2203C d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
Bahan
a. IC 74LS112 (J-K Flip-Flop)
b. CD4013B (D Flip-Flop)
c. Gerbang AND (IC 7048)
d. Gerbang OR (IC 7432)
e. Power DC
Gambar 6. Power DC
f. Switch (SW-SPDT)
Gambar 7. Switch
g. Logicprobe atau LED
Gambar 8. Logic Probe
3. Rangkaian [Kembali]
Bahan
c. Gerbang AND (IC 7048)
4. Prinsip Kerja[kembali]
Pada percobaan 1 ini dimana Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri.
Pada rangkaian percobaan 1 dimana kita merangkai rangkaian shift register yang mana terdapat 4 buah JK Flip-Flop yang mana output dari rangkaian JK Flip-Flop terhubung ke logicprobe dan ke kaki J pada rangkaian JK Flip-Flop sebelumnya, sementara itu clock pada JK Flip-Flop dipasang secara paralel dan dihubungkan ke gerbang AND yang terhubung ke switch B2 dan sumber clock. Kaki K pada JK Flip-Flop terhubung ke output Q' rangkaian JK Flip-Flop selanjutnya. Untuk kaki S pada JK Flip-Flop terhubung ke switch B3,B4,B5,B6 sedangkan kaki R pada JK Flip-Flop terhubung secara paralel dan dihubungkan ke switch B0.
Untuk menguji rangkaian ini maka dapat dilakukan dengan cara memvariasikan switch sesuai yang ada pada jurnal. Dapat dilihat bahwa setelah dilakukan percobaan dengan memvariasikan switch seperti yang ada pada jurnal maka diperoleh percobaan 1 merupakan shift register SISO, percobaan 2 merupakan shift register SIPO, percobaan 3 merupakan shift register PISO, percobaan 4 merupakan shift register PIPO.
Pada percobaan 1 ini dimana Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri.
Pada rangkaian percobaan 1 dimana kita merangkai rangkaian shift register yang mana terdapat 4 buah JK Flip-Flop yang mana output dari rangkaian JK Flip-Flop terhubung ke logicprobe dan ke kaki J pada rangkaian JK Flip-Flop sebelumnya, sementara itu clock pada JK Flip-Flop dipasang secara paralel dan dihubungkan ke gerbang AND yang terhubung ke switch B2 dan sumber clock. Kaki K pada JK Flip-Flop terhubung ke output Q' rangkaian JK Flip-Flop selanjutnya. Untuk kaki S pada JK Flip-Flop terhubung ke switch B3,B4,B5,B6 sedangkan kaki R pada JK Flip-Flop terhubung secara paralel dan dihubungkan ke switch B0.
Untuk menguji rangkaian ini maka dapat dilakukan dengan cara memvariasikan switch sesuai yang ada pada jurnal. Dapat dilihat bahwa setelah dilakukan percobaan dengan memvariasikan switch seperti yang ada pada jurnal maka diperoleh percobaan 1 merupakan shift register SISO, percobaan 2 merupakan shift register SIPO, percobaan 3 merupakan shift register PISO, percobaan 4 merupakan shift register PIPO.
5. Video Percobaan[kembali]
6. Analisis[kembali]
1. Analisa Output yang dihasilkan tiap-tiap kondisi
Jawab :
Berdasarkan percobaan yang telah dilakukan maka sesuai dengan jurnal terdapat 4 kondisi yang mana output yang dihasilkan pada tiap-tiap kondisi itu berbeda. Pada kondisi 1 dimana switch B3-B6 diberi logika 0, B0 dan B2 diberi logika 1, sedangkan untuk B1 = X yng mana B1 merupakan switch yang digunakan untuk menguji rangkaian pada D'Lorenzo. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara satu persatu dan outputnya juga keluar secara satu persatu. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register SISO (Serial In Serial Out) yang mana data masuk dan data keluar mengalami pergeseran.
Pada kondisi 2 dimana switch B3-B6 diberi logika 0, B0 diberi logika 1 , B2 = ↓ yang berarti fall time dimana kondisinya dari 1 ke 0 dan B1 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara satu persatu atau mengalami pergeseran sedangkan outputnya keluar secara serentak. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register SIPO (Serial In Paralel Out) yang memiliki satu saluran masuk dan saluran keluar sejumlah Flip-Flop yang menyusunnya.
Pada kondisi 3 dimana switch B3-B6 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo, B1 diberi logika 0 , B0 dan B2 diberi logika 1. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara bersamaan atau serentak sedangkan outputnya keluar secara satu persatu atau mengalami pergeseran. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register PISO (Paralel In Serial Out) yang mana input masuk secara serentak dan outputnya mengalami pergeseran.
Pada kondisi 4 dimana switch B3-B6 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo, B0 diberi logika 1 , B1 dan B2 diberi logika 0. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara bersamaan atau serentak sedangkan outputnya juga keluar secara bersamaan atau serentak. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register PIPO (Paralel In Paralel Out) yang mana input masuk secara serentak dan outputnya juga keluar secara serentak.
2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip-Flop, bandingkan output yang didapatkan.
Jawab:
Dapat dilihat saat clock telah dihubungkan pada rangkaian Flip-Flop dan gerbang AND dihapus maka yang terjadi pada output tidak mengalami perubahan. Hal tersebut karena pada gerbang AND yang mana terhubung ke switch B2 dan clock pada rangkaian sementara pada rangkaian Flip-Flop sehingga tidak dapat mempengaruhi output rangkaian.
Tidak ada komentar:
Posting Komentar